(54) SEMICONDUCTOR DEVICE AND MASSFACTURE THEREOF


(11) 62-92327 (A) (43) 27.4.1987 (19) JP

(21) Appl. No. 60-231228 (22) 18.10.1985

- (71) HITACHI LTD(1) (72) SHIGEO GOSHIMA(4)
- (51) Int. Cl⁴. H01L21/314,H01L29/80

PURPOSE: To prevent contamination on ion implantation and deterioration caused by a knock-on effect by implanting ions, penetrating an insulating film consisting of an AlN film, laminating a protective film composed of SiN onto the AlN film and thermally treating the whole.

CONSTITUTION: An AIN film 14 is applied onto a GaAs substrate 1. Ions are implanted in order to form a source region 3 and a drain region 4, using a photo-resist 8 as a mask. A photo-resist mask 8' is removed completely, and an SiN film 14' is laminated. The whole is thermally treated in hydrogen. The SiN film 14' is etched through dry etching employing a fluorine group gas, using a photo-resist 8" as a mask, and the AIN film 14 is etched in a wet type by H₃PO₄. Source-drain electrode materials 15, 15', 15" are evaporated, and the SiN film 14' is etched through a dry etching method and the AIN film 14 through wet type etching respectively, employing the photo-resist 8" as the mask. Accordingly, contamination on ion implantation and deterioration caused by a knock-on effect are prevented.



(54) FORMING METHOD FOR INSULATING FILM

(11) 62-92328 (A)

(43) 27.4.1987 (19) JP


(21) Appl. No. 60-233046 (22) 17.10.1985

(71) SHARP CORP (72) YASUSHI KUBOTA

(51) Int. Cl⁴. H01L21/314//H01L21/283,H01L29/78

PURPOSE: To form an insulating film having high withstanding voltage and excellent interfacial characteristics by thermally oxidizing a semiconductor substrate at a temperature of 550°C or less, shaping an oxide thin-film on the surface of the semiconductor substrate and laminating the insulating film of the oxide thin-film.

CONSTITUTION: An silicon substrate-1 is thermally-oxidized at 550°C in a dried-oxygen atmosphere. An oxide thinf-ilm 2 is shaped through heat treatment for 1 or 2hr. An insulating film 3 is laminated up to film thickness of 1,000 Å at a substrate 1 temperature of 400°C through a normal pressure CVD method. Annealing at 550°C in a nitrogen atmosphere and plasma treatment at 350°C are each conducted for 1hr in order to improve the characteristics of the insulating film 3. Accordingly, the insulating film 3 having high withstanding voltage and excellent interfacial characteristics is shaped.





(54) FORMING METHOD FOR INSULATING FILM

(11) 62-92329 (A)

(43) 27.4.1987 (19) JP

(21) Appl. No. 60-233047 (22) 17.10.1985

(71) SHARP CORP (72) YASUSHI KUBOTA

(51) Int. Cl⁴. H01L21/314//H01L21/283,H01L29/78

PURPOSE: To form an insulating film having high withstanding voltage and excellent interfacial characteristics by oxidizing a semiconductor substrate at 300~400°C in an oxidizing plasma atmosphere, shaping an oxide thin-film on the surface of the semiconductor substrate and laminating an insulating film on the oxide film.

CONSTITUTION: An silicon substrate 1 is oxidized in an oxygen plasma atmosphere. An insulating film 2 is formed through plasma oxidation for 1hr. An insulating film 3 is laminated up to film thickness of 1,000 Å at a substrate 1 temperature of 400°C through a normal pressure CVD method. Annealing at 550°C in a nitrogen atmosphere and hydrogen plasma treatment at 350°C are each conducted for 1hr in order to improve the characteristic of the insulating film 3. Accordingly, the insulating film 3 having high withstanding voltage and excellent interfacial characteristics is acquired.







⑩ 日本 国特 許 庁(JP)

① 特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭62-92327

@Int_Cl_4

識別記号

庁内整理番号

砂公開 昭和62年(1987) 4月27日

H 01 L 21/314

6708-5F B-8122-5F

審査請求 未請求 発明の数 2 (全5頁)

図発明の名称 半導体装置及びその製造方法

到特 顧 昭60-231228

纽出 願 昭60(1985)10月18日

⑩発明者 五島 滋雄

国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中

央研究所内

69 発 明 者 今 村 慶 憲

国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中

央研究所内

切出 願 人 株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

⑦出 願 人 日立超エル・エス・ア イ・エンジニアリング 小平市上水本町1448番地

株式会社

砂代 理 人 弁理士 小川 勝男

外1名

最終頁に続く

ds en an

- 発明の名称 - 半導体製貿及びその製造方法... 特許請求の範囲

- 1. 化合物半導体設置において、イオン注入した 半導体表面をA&N及びSiN又はSiOxの 2層からなる絶縁膜で被覆して熱処理する工程 を含む方法で作成され、かつ電極形成部以外の 前配半導体表面が前配絶縁膜で被覆されている ことを特徴とする半濃体数数。
- 2. 半導体表面信仰1月がAgN膜からなる絶象 膜を貫通してイオン注入し、第2月にSiN。 SiOa等の絶象質を被覆し熱処理・加工工程 を含むことを特徴とする半導体装置の製造方法。 発明の詳細な説明

(発明の利用分野)

本発明は、Ⅲ-V族化合物半導体に係り、特に GaAsを用いた大規模集務回路被置に好通な保護 膜を有する半導体装置及びその製造方法に関する。 【発明の管景】

GaAs化合物半導体を基板として用いた集積回

路では、基本構成素子として、ゲート部分に金属
・半導体接触のショットキー酸壁を用いたMES
・下BTが使用される。このFBTは、第1図に
断面図を示すように、基板Iにイオン注入につて
で域る。ドレイン領域4及びそれぞれの表面により
・電板7とから構成され、チャネル関2を避してソース電板6、ドレイン電板7間を流れる電流をゲート電板5から加えた電料によって制御すること
で動作をせるものである。

使来、GaAs基板上にMES-PETのチャネル層を形成する工程は第2因に示す如く、GaAs基板1上にチャネルを形成すべき所定の位置に関口部を有するイオン作入マスク8を形成した後、高真空中で所望のイオンを打ち込む工程と、イオン打ち込みマスク8を散去した後、SiOs。SiaNa、AsaOs 又はAsNのいずれか、又はこれらを費用した保護機9を被着し、800~800で発掘場してチャネル層2を活性化する

(2)

(1)

工程から成つている(ジヤーナル・オブェレクトロケミカル・ソサエティー: J. Electrochem. Soc. 7月, 1984, pp1674~1678 取)。ここで保健設9は高温熱処理によつて G e A m 基級中の G a や A m が素発するのを防ぐために被殺してある。

上配使来工程では、高真空中でイオン打ち込みする時、チャネル層 2 の表面に真空排気整置から発生するオイルミストや真空槽内の残留ガスが吸着し、これがイオン打ち込みと領時に不軽ながあるという問題があった。 佐来の技術により提案されている上記問題の解決方法は、第3 図に示す如く、 Ga A s 表面を Si O a , Si a N a , A B a O a 又は A A N 移譲からなる表面限度 1 1 を被着し、この薄膜を質透してイオン打ち込みを行なう本により節記不要不利物の混入を防止する方法である (アプライド・フィジツクス・レター:App1.Phys.Lett. 第3 1 巻、第3 号、1877年8 月、pp 1 5 8 ~ 1 6 1 参照)。 この方法は、イオン打ち込み時の節記表面汚染によるチャネル層への感影響を防ぐ

ン打ち込み時に、GaAs中にノックオンされても チャネル層の特性は劣化しない。ところで、GaAs 基板上に袋積回路を構成する場合、上述した保護 膜を除去したり、その一部に関口部を設けるなど の加工技術が必須である。AgN膜の加工は、熱 リン酸などによる程式エンチング独又は塩穀系ガス(CCAs、CHCAs、SiCAs、BCAsな ど)によるドライエッチング独が用いられる。しかし、周知のように、観式エッチング独は1μm 以下の機細加工が困難である。

(3)

また、塩素系ガスによるドライエツチング法では、 エツチングにおけるGaAs基板との選択性が得ら れないことから、微細加工が必須であるGaAs大 料模集積回路森子の表面保護額としてAs N版を 使用することは個めて困難であるという欠点がある。

(発明の目的)

本発明の目的は、A&N蕁腹上にSiN又は SiOs を積層し、イオン打ち込み時の拇染やノ・ ツクオン効果による劣化を防止し、A&Nの加工

(5)

効果は認められる。しかし、 SiOs 、 SisNe、 A SaOs保護膜では、イオン打ち込み時にノックオン効果によつて保護膜中の Si やO 原子がチャネル層内に入り、チャネル層の抵抗値や電子移動度を劣化させるという欠点がある。 また、チャネル層の熱処理による活性化の工程に於いて、 SiOs。 SisNe。 A SaOsを熱処理保護 として用いると、これらの材料と GaAs 基板との熱態 聴いて用いると、これらの材料と GaAs 基板にストレスが動いてイオン打ち込みした原子が異常に入りが動いてイオン打ち込みした原子が異常いは、この少留りが着しく思くなるという欠点がある。

(4)

の容易なGaAs半導体装置を提供することである。 〔発明の概要〕

本発明では、GoAs MESPET のチャネルは、A 4 N膜を袋面保障限とし、これを貧遠して n 形又は p 形不純物をイオン打ち込みし、紋いて前配 A 4 N膜に比してエッチング速度の最なる S i N 又は S i O a 等の保護版を積解し、これを保護版として熱処理を行い、イオン打ち込み解を活性化することを物散としている。A 4 N 1 層又は A 4 N の積層膜により熱処理を行う場合、 極式エッチング (H a P O 4) により加工を行うが、この方法では加工精度の創御は極めて困難である。

しかし、第1月目のAaN別を100nm以下とし、第2月目にSiN又はSiOsを形成し、 2月目の膜をフツ森系のドライエッチングで加工 し1月目のAaNをHaPOaで記式エッチングすることにより加工制度は制御が容易となる。

第4回に示す如く、SiNとSiOaはフツ崇 系ガスで容易にエンチングされ、しかもAaNに 対し十分な遊択性を有する。したがつてAaN上

(6)

The property of the control of the c

18 150 150 3 Miles - \$800 150 150 150 1

に形成したSiN又はSiOs は、ドライエンチ ングにより特度よく加工される。

第5 図には、HaPO4による提式エッチング特性を示す。図から明らかなように、A & Nは客にエッチングされるが、SiN及びSiOa のエッチ 速度はきわめて小さい。この性質を利用して、第2 層目のドライエッチングの後、第1 層目の膜である 100 n m以下のA & N 釋願を HaPO4でエッチングすれば、第2 層目の形状を保つたままA & N を特度良く加工することが可能である。
(発明の実施例)

以下、発明の実施例により説明する。

攻施例では半導体基板としてGoAsを使用する 場合について説明するが、他のInP, InGoAs。 A & GoAs, InA & As, InGoAsP等のⅢ~Ⅴ 族化合物半導体においても実施可能である。

实的例1

第6図 (a) ~ (i) に第1の爽館例の製造手 版を示す。まず (a) において、GaAs基板1の 精浄表面に厚さ200人のAs N膜14を被着す (7)

2×1012個/diとする。

次に(Td)に移る。まず(o)で形成したホトーー レジストマスク8′を完全に除去した後、厚さ 1000人のSiN臓を被削する。SiN酸は、焼結 したSisN₄ターゲントを用いたアルゴンと窒素 の組合ガス雰囲気でのスパンタ技、シラン(SiB4) と窒素又はアンモニア(NHs)のプラズマ励起 化学反応(プラズマCVD)、ジクロルシラン (SiHaCՁa)又はシラン(SiH4)とNHs を原料とした熱分解気相化学成長法(CVD法) などによつて作成される。

次にこれらのSiN房、AaN房を表面保護膜として水素中で800℃、20分間熱処理を行い、ソース・ドレイン及びチヤネル領域を括性化する。次に(c)に移る。ここでは、ホトレジスト工程によりソース・ドレイン領域上の電磁形成節に関口部を有するホトレジスト8°を形成しこれをマスクとしてフン素系ガス(CFa,NFa,CHFa など)を用いたドライエッチングによりSiN 数14′をエッチングし、さらにHaPOa(70

る。 A & N 膜 1 4 は、スパッタ 仏,電子ビーム 嘉 後, 反応性分子線エピタキシー 徳などによつて 作成される。

次に(b)に移り、A & N 関 1 4 の上にソース 及びドレイン 領域に関口部を有するホトレジスト 8 を被着し、これをマスクとしてソース領域 3、 及びドレイン領域 4 を形成するためのイオン打ち 込みを行う。イオン打ち込みのエネルギーは A & N 膜の厚さが 2 0 0 人の場合には、100 Ke V 程 度が最適である。またイオン打ち込み譲度は、 S i+イオン打ち込みの場合、2 × 10¹⁸ 個/cl

次に(c)に移り、まずホトレジスト8を完全 に除去した後新たにチヤネル領域 2 のみに閉口部 を有するホトレジスト8′を形成し、次にこれを マスクとしてチヤネル形成用のSi・ イオンを打 み込む。打み込みエネルギーはAaN膜の厚さが 2 0 0 人の場合 5 0 Ke V 粉度が最適である、ま た打ち込み譲度は、デプレション塑 F E T では 4 ×1 0 12個/of、エンハンスメント型 F E T では (8)

で)でA&N膜を14を設式エッチングする。この時8iN膜14/ はH&PO&によってほとんど エッチングされないため関口部の加工特度は彼め で良好に朝物できる。

次に(f)に移る。ここでは、ソース・ドレイン電価材16,15′,15″,たとえばAuGe/Ni/Auを蒸着し、ホトレジスト8″を選択的にエツチング輸去するリフトオフ法によって不要な電価材15″を除去すると、所定の位置にソース電価15、ドレイン電価16が形成できて(g)に示す構造となる。

次に(b)に示す如く、ホトレジスト工程によりチヤネル領域上のゲート電福形成部に関口部を有するホトレジスト8°を形成したのち、これをマスクとして、前記ドライエツチング法によりSiN膜14'を、極式エツチングによりAaN 譲14'をそれぞれエツチングする。このあと、全面にゲート電極材16,16'たとえばTi/Pt/Auを顕着し、ホトレジスト8°を使つて不要なゲート電価部18'を除去すると(i)に

(10)

示す如く半導体ー金属ショントキー接合を用いた PBTが完成する。

本拠的例によれば、SiN段はAaN膜に対して選択的にドライエンチングが可能であり、さらにAaN膜は、SiNとGsAsに対して選択的に優式エツチングすることが可能であるため第6図(i)に示す如く、サブミクロンのゲート長を存するPETが作製可能となる。

(発明の効果)

本発明によれば、半部体デバイス製造工程の初期工程において、賃運イオン打ち込み保護膜あるいは熱処理保護膜として使用する第1層目がARN膜第2層目がSiN又はSiOs膜からなる絶縁膜で殴うため次のような効果がある。

第2層目のSiN又はSiOaは、ドライエッチングによりA&N額と選択的にエツチングでき、さらに1別目のA&N額はSiOa又はSiN及びGsAsと選択的にHaPO4によりエッチングできる。この性質から第1別目のA&N額を100nm以下とし、2層目にSiN又はSiOaを形

式エツチング速度、23…SiOs の包式エツチング速度。_____

代理人 弁理士 小川勝男

成すれば、十分な表面保護膜となり、1 μ m 以下の微細加工が可能となる。


図面の簡 な説明


第1回は金属ー半渉体のショットキー接合を用いたFETの断面構造図、第2図、第3回は従来技術によるFETチヤネル圏形成時の問題説明用の断面図、第4回は、各種絶縁膜のドライエッチングレートを示す図、第5回は配じくり。PO₄による温式エッチングレートを示す図、第6回は発明の一変施例を説明する工程断面図である。

1 … 半絶象性 GaAs基板、2 … チャネル圏、3 … ソース領域、4 … ドレイン領域、5 , 1 6 … ゲート電信、6 , 1 6 … ソース電イ、7 , 1 5 ′ … ドレイン電信、8 … イオン打ち込み用マスク、0 … 熱処理用保護膜、1 1 … 保護膜、1 4 … A 2 N 膜、 1 4 ′ … S i N 膜、1 7 … S i N 膜のドライエッ チング速度、1 8 … S i O 2 のドライエンチング速度、1 9 … GaAsのドライエンチング速度、

20…A 8 Nのドライエンチング速度、 2 1 … A 8 Nの程式エンチング速度、 2 2 … S i Nの程 (12)










(13)









第1頁の統き ¹0発 - 明 - 者 - - 外 - 木 - - - - 順 - 二 ¹0発 明 者 磯 部 良 彦 ¹0発 明 者 宮 崎 勝

小平市上水本町1448番地 日立超エル・エス・アイ・エンジニアリング株式会社内 小平市上水本町1448番地 日立超エル・エス・アイ・エンジニアリング株式会社内 国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内